形式验证工具：这是高端芯片设计的刚需，用数学方法证明设计在不同阶段（比如rtl和网表之间）的功能一致性，比仿真更彻底，可靠性极高。”

陈默听着，偶尔端起茶杯喝一口，没有说话。

“第二大类，是后端设计，也就是芯片的物理实现。

这是最难，也是技术壁垒最高的部分，直接决定了芯片能不能制造出来，性能如何。包括：

布局规划工具：规划芯片核心（die）的大小，各个功能模块的位置，以及输入输出和电源接口的摆放。

布局工具：把综合后成千上万个逻辑门，合理地放置在芯片版图上。

时钟树综合工具：构建时钟网络，确保时钟信号能同步、低偏差地到达每一个需要它的时序单元，这是芯片稳定工作的基础。

布线工具：用金属线把所有放置好的单元，按照电路逻辑连接起来。我们的布线工具在先进工艺下，绕线能力和时序优化效果非常突出。

物理验证：这是保证流片成功的‘守门员’，包括：

drc（设计规则检查）：确保版图符合晶圆厂的制造工艺规则。

lvs（版图与电路一致性检查）：确保画出来的版图，和设计的电路网表是完全一致的。

erc（电气规则检查）：检查潜在的电气问题。

寄生参数提取工具：从完成的版图中提取导线带来的电阻、电容等寄生效应，用于更精确的时序和功耗分析。”

周立峰如数家珍，对这些专业性极强的术语没有丝毫滞涩，显示出他为了做好eda的销售，下了极大的功夫去钻研和理解。